(19)日本国特許庁 (JP)

(12)特許公報(B2)

(11)特許番号

第2638561号

(45)発行日 平成9年(1997)8月6日

(24)登録日 平成9年(1997)4月25日

(51) Int.Cl. ⁶	體別記号	FΙ	技術表示箇所
H01L 21/027		H01L 21/	30 5 2 8
G03F 1/08		G03F 1/	08 A
7/20	5 2 1	7/	20 5 2 1
		H01L 21/	30 5 0 2 P
			502C
			請求項の数2(全 5 頁)
(21)出願番号	特願平7-111528	(73)特許権者	000005108
(62)分割の表示	特顧昭63-112422の分割		株式会社日立製作所
(22)出顧日	昭和63年(1988) 5月11日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	福田 宏
(85)公開番号	特開平8-51068		東京都国分寺市東恋ケ部1丁目280番地
(43)公開日	平成8年(1996)2月20日		株式会社目立製作所中央研究所内
•		(72)発明者	寺澤 恒男
			東京都国分寺市東恋ケ程1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	長谷川 昇雄
			東京都国分寺市東恋ケ窪1丁目280番地
		i	株式会社日立製作所中央研究所内
		(74)代理人	弁理士 小川 勝男
		審査官	西脇 博志
		1	最終頁に続く

(54) 【発明の名称】 マスク形成方法

1

(57) 【特許請求の銃囲】

【請求項1】所望のパターンを与えるマスクパターンの 露光領域を、第1の露光領域と第2の露光領域に分解す る工程、

第1の曙光領域を含む第1のマスクと第2の露光領域を含む第2のマスクを形成する工程、を含み上記第1のマスクと上記第2のマスクの少なくともどちらか一方は、隣接する光透過部を通過する光の位相を反転させる位相シフトパターンを含む位相シフトマスクであることを特徴とするマスク形成方法。

【請求項2】上記所望のパターンが、第1のマスクにより実質的に形成される非露光領域、及び第2のマスクにより実質的に形成される非露光領域の和領域に一致する、ことを特徴とする請求項1記載のマスク形成方法。 【発明の詳細な説明】 2

[0001]

【産業上の利用分野】本発明は、寸法 0.2 μm~0.1 μm以下の極微細パタンを有する半導体または超電導素子の製造厘方法に係り、特にこれらの素子に好適なパタン形成方法に関する。

[0002]

【従来の技術】パーミアブル・ベース・トランジスタ (以下PBT) または各種量子井戸アレイデバイス、超マトリクス固体発振了、ラテラル超格子FET、共鳴ト 10 ンネリング効果デバイス等の量子効果デバイスの作製においては、素子内に極めて微細な格子状、縞状、又は点状パタンの集合等を作製する必要がある。これらのデバイスの多くは量子効果をねらっており、そのパタン周期は、0.1 μm程度からそれ以下であることが望まれる。 【0003】従来、これらの素子はEB(電子ビーム) 又はFIB(集束イオンビーム)の直接描画により作製 されてきた。EBを用いた量子効果デバイスの作製に関 しては、例えば、ソリッド・ステート・テクノロジー, 1985年、10月号、第125頁から第129頁(So lid State Technology/Octover, 1985, pp125 -129)に論じられている。

【0004】一方、縮小投影光法による光リソグラフィの限界解像度は、露光波長に比例し、縮小レンズの開口数に反比例する。現在エキシマレーザ(KrFレーザ、波 10 長248 nm)と開口数0.4~0.5の縮小レンズを用いて0.3μm程度が達成されている。又、開口数0.5の反射光学系とArFエキシマレーザ(波長193 nm)を用いて0.13μmを解像した例がある。(ジャーナル オブ パキューム サイエンス アンド テクノロジー B5(1), 1987年、1/2月号、第389頁から第390頁(J. Vac. Sci. Technol. B5(1)、Jan/Feb 1987、pp389-390))。

【0005】ところで、縮小投影露光法における解像限界を向上する方法に位相シフト法がある。位相シフト法を開いたよる露光法を用いた場合の2倍程度向上する。従って、これに上れげ0.15μmから0.1μm以下の微細パタンを形成することが可能である。この位相シフト法は、特別な露光装置を必要とせず、通常の縮小投影露光装置において、従来の透過型マスク(レチクル)を位相シフトマスク(レチクル)に変更するだけで行なうことができる。位相シフト法に関しては例えば、アイ・イー・ノー・イー・トランザクション オン エレクトロン デバイシズ、イーデー31、ナンバー6(1984)第753頁30から第763頁(IEEE, Trans. Electron Devices, Vol. DE-31、No.6(1984),pp753-763)に論じられている。

【0006】また、光を用いて縮小投影露光法の解像限界以下のパタンを形成する別の方法に、ホログラフィ法があるが、このホログラフィ法は特殊な露光装置を必要とし、しかもパタンはウエハの全面に形成され、そのパタンを、基板上に既に存在するパタンに対して位置合わせすることができない。この様なホログラフィ法については、例えば略和59年秋季、第45回応用物理学会学 40 術籍演会、講演予講集第242頁に論じられている。

[0007]

【発明が解決しようとする課題】上記のEB、FIBに よる極微細パタンの描画作製には、多大の時間を要し、 経済性が悪いという問題点があった。

【0008】一方、縮小投影露光法の限界解像度ではPBT、量子効果デバイス等に必要な0.1 μ m以下のパタンを形成することは非常に困難である。

【0009】位相シフト法を用いればこれを達成するこ ば、上記極微細パタン領域と回路パタン領域を1枚のでとが可能である。しかしながら、位相シフト法の弱点と 50 スクで同時に露光することができる。但し、この場合、

して、実際のLSIパタンの様な複雑なマスクバタンに 対応するのが困難なことがあげられる。位相シフト法 は、単純なラインアンドスペースパタン(以下L/ S)、格子パタン、点状パタン等の作製に関して、非常 に有効な技術である。

【0010】本発明の目的は、極微細パタンを有するデバイスのパタン形成において、上記問題点を解決し、簡便かつスループットの大きい、経済性に優れた微細素子の形成方法を提供することにある。

[0011]

【誤願を解決するための手段】上記目的は、上記デバイスのパタン形成に際して上記デバイスの極微細パタン領域 (例えばPBTのグリッド部分) の露光に対しては位相シフトマスクを、また、その他のパタン領域の露光には通常の透過型マスクを用いた縮小投影露光で適用することにより達成される。

[0012]

【作用】本発明が対象とするデバイスのパタンは、単純な繰り返し構造を有する極微網パタンの密集領域と、制御電極や配線等の比較的複雑な構造を有する回路領域に2分される。これらの2つの領域はデバイス製造プロセスにおける同一層内に混在する場合もあり、又、別々の層として存在する場合もある。

【0013】前者の極微網パタン領域は単純なL/S、点状パタン集合、格子状パタンで、その寸法は0.1 μ m程度、もしくはそれ以下であり、その形状も比較的単純である。この領域内のパタン形成は位相シフトマスク (レチクル)を用いた縮小投影露光法により可能となる

【0014】一方、後者の回路領域におけるパタンの寸法は前者より大きく、従来の透過型マスク(レチクル)を用いた縮小投影露光法により形成するのが適している。

【0015】上記2つの領域を別々に露光する際には、 両者の位置合せを行なう必要がある。通常合せ精度は少なくとも最小寸法の半分以下に抑えなければならない。 従って、0.1 μmのパタンに対しては0.05 μm以下の合せ精度が必要となるが、現在この様な精度をもつ露 光装置はない。しかし、本発明における2つの領域間の合せ精度は、週常の露光装置の保障する程度の値で十分である。何故ならば、本発明の対象となるデバイスにおける極微細パタンは全体として機能し、従って極微細パタン領域と回路パタン領域の相対位置は所定の範囲内に収める必要があるものの、極微細パタンの一つひとつの位置精度はそれほど厳密さを要求されない。

【0016】前記二つの領域が同一層内に混在する場合には、一枚のマスク上に位相シフトマスク領域と透過型マスク領域を混在させることもできる。これを用いれば、上記極微細パタン領域と回路パタン領域を1枚のマスクで同時に露出することができる。但し、この場合、

二つの領域の接続部において解像不良の生じる恐れがある。即ち、位相の異なる2つの透光部が接する場合、干渉によりここで光強度が低下する。この様なパタンの配置は避けなければならない。

【0017】本発明によれば、パタンの露光は縮小投影露光法により行なわれるので、電子ビーム、集束イオンビームの直接描画による方法に比してはるかに短時間でこれを完了することができる。

【0018】又、本発明によれば、特殊な露光装置を必要とせず、露光フィールド内の所望の位置に極微細パタ 10ンを形成することができるため、ホログラフィ法より有利である。

[0019]

【実施例】

(実施例1)以下、本発明を用いたPBTの製造方法の 実施例を示す。

【0020】まず、キャリア収集電極層に形成したGaAs基板上にさらにW薄膜を形成し、その上に、下層有機膜/中間層無機膜/上層レジスト膜の3層構造からなる、いわゆる3層レジストを形成した。上層レジストと20してはPMMA(ポリメチルメタクリシート)を用いた。次に、図1(a)に示した様なPBTの制御電極領域の極微細L/Sだけを有する位相シフトレチクルを用いて露光を行なった。位相シフトレチクルの微細L/Sにおける隣り合う透光部は、照明光の位相を互いに180。反転させる様配置されている。次に、図1(b)に示した様な制御電極周辺回路バタンを有する透過型レチクルに交換し、露光を行なった。

【0021】上記2つの領域に対する露光は、基板を露光装置の基板ステージ上に固定したままレチクルのみを 30 変更して、連続的に行なわれる。各々の露光において位置合わせ操作を行なうことはいうまでもない。又は、上記2つの領域に対する露光の順番は特に規定しない。使用した露光装置の光源はKrFエキシマレーザ、光学系の開口数は0.6である。1露光フィールドにおいて上記2枚のレチクル各々の露光に要する時間は約5秒であった。一方、電子線描画装置を用いて同一ペタンの露光を行なったところ、これに要する時間は約600秒であった。

【0022】次に、上記上層レドストの現像を行ない、 40 図1 (c)に示した様な上層レジストパタンを得た。これを反応性イオンエッチングにより順次前記中間層、下層へ転写した。その結果、上記下層有機膜において前記極敬細制御電極パタン領域におけるアスペクト比の高い矩形断面形状を有するL/Sパタンと、前記周辺回路パタンの両方が得られた。

【0023】こうして形成した下層有機層パタンをマス クとしてW膜のドライエッチングを行ない、制御電極パ タンを形成した後、その上にGaAsを成長させ制御電 極を埋め込み、ひき続きキャリア注入電極、配線等を形 50

成してPBTを作製した。上記制御電極パタン以外の露光は全て透過型マスクを用いた。作製したPBTの電気特性を評価した結果、所期の性能が得られた。

【0024】なお、図1は説明のための模式的な平面であり、必ずしも実際のトランジスタのレイアウトを表示したものではない。また、デバイス構造、基板材料、制御電極材料、レジスト材料およびプロセス、露光装置等に関しても、本実施例に示したのに限らず使用することができる。

【0025】本実施例の露光過程は、PBTに限らず単純な極微細L/Sパタンと周辺回路の混在する他のデバイス例えばフアカルI 次元超格子FET等に対しても適用できる。

【0026】(実施例2) PBTにおいては、極微細パタン領域と回路パタン領域が同一層(制御電極層)内に混在するので、上記各領域に対応して位相シフトマスク領域と透過型マスク領域の混在するレチクルによりパタンを形成できる。このためのマスクを図2に示す。前記実施例1においては、制御電極形状は図1(c)に示したごとくくし型であった。しかし本方法においては位相シフトマスク領域と透過マスク領域を完全に分離するために、透過型マスク領域内の完全な遮光部中に位相シフト型マスク領域(図2中点線内)を配置した。

【0027】(実施例3)本発明を用いて超マトリクス 固体発振素子の製造方法に関する一実施例を示す。 G aAs 基板上にボジ型レジストPMMAを塗布し、図3 に示す様なドット状の透光部の集合をもつ位相シフトマスクで露光を行なった。その後現像して図3の透光部の 各々に対応したレジスト開口部を得た。位相シフトマスクの各透光部は照明光の位相を上下左右の両方向に交互 に180°反転させる様に(市松模様状に)配置されている。なお、位相シフトマスクには、図3に示したドット状透光部の各々の周囲に位相反転用のより微細な透光 部パタンを設けてもよい。

【0028】次に、メタライゼーションを行ない、レジスト上およびレジスト開口部の基板上に金属を蒸着した後、レジストを除去してリフトオフ法により基板上にメタルドット行列を形した。ひき続き電極等を形成して超マトリクス固体発振素子を製造した。

【0029】ここでは固体発振素子の製造への実施例を示したが、本実施例のレジストパタン形成工程をGaAs基板上のメタライゼーションに代えて、他の様々なプロセスと組み合せることにより、種々のデバイスへの応用が可能である。例えばGaAs基板上にGaAlAs 施膜を成長させた後、ネガ型レジストと本実施例による位相シフトマスクを用いてパタン形成を行なうと、図3のドット状透光部の各々に対応してレジストパタンが残る。これをマスクにGaAlAsの異方性エッチングを行ない、適当な後処理を行なうことにより電子井戸行列を形成することができる。同様に、ラテラルFET超格

子、共鳴トンネリング効果トランジスタ等への志用が可 能である。

【0030】(実施例4)本発明を用いた超マトリクス 固体発振素子の製造方法に関する別の実施例を示す。

【0031】前記実施例3におけるポジ型レジストをネ ガ型レジストに置き換え、さらに、露光プロセスを以下 の様に変更した。まず図4に示す様なマスクA、マスク B,マスクCを用意した。マスクA及びBはL/S位相 シフトマスクで、各々におけるL/Sは互いに直交して いるか、もしくは基準方向に対して異なる角度をもって 10 することができる。 いる。A、B及びCの3枚のマスクを用いて、同一レジ スト膜上に重ね露光することにより、実施例3と同様の レジストバタンを得た。即ちドット行列はマスクA及び BにおけるL/Sの重なり部分に形成され、マスクCは ドット行列領域の範囲を規定する。本実施例によれば、 実施例3と比べてドット行列の周期をより小さくするこ とが可能で、しかもレジストの平面的形状を角ばらせる ことができる。

【0032】本実施例のパタン形式工程が、実施例3と 同様様々なデバイスに応用可能であることはいうまでも 20 ない。

[0033]

【発明の効果】以上本発明による半導体又は超電導体装 置の製造方法によれば、量子効果素子等における0.1 μm程度からそれ以下の寸法のパタンから成る極微細パ タン領域を含む回路バタンの形成過程において、上記極 微細パタン領域の露光を位相シフト法を用いた縮小投影 露光法により、それ以外の回路パタンを通常の露光法に より各々独立に行なうことにより、上記パタン形成に要 する時間を著しく短縮するとともに、装置コストを低減

8

【0034】これにより、上記半導体・超電導体素子の 量座における経済性を向上させることができる。また、 上記素子が集積化された場合において、これらの効果は 一層顕著となる。

【図面の簡単な説明】

【図1】 本発明の実施例におけるマスクパタンの平面


【図2】透過型マスク領域内の遮光領域中に位相シフト マスク領域を配置したことを示す図。

【図3】ドット状透光部の集合を示す図。


【図4】マスクパタンの平面図。


[图3]

図 3



【図21





フロントページの続き

(72)発明者 田中 稔彦

東京都國分寺市東恋ケ編1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大嶋 卓

東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内

(56)参考文献 特開 昭58-173744 (JP, A)

特開 昭62-189468 (JP, A)